Changchun Institute of Optics,Fine Mechanics and Physics,CAS
基于FPGA的高速同步HDLC通信控制器设计 | |
李志来![]() | |
2010-08-01 | |
发表期刊 | 电子设计工程
![]() |
ISSN | 1674-6236 |
卷号 | 18期号:8页码:175-178 |
摘要 | 高级数据链路控制HDLC协议是一种面向比特的链路层协议,具有同步传输数据、冗余度低等特点,是在通信领域中应用最广泛的链路层协议之一。提出实现HDLC通信协议的主要模块——CRC校验模块及‘0’比特插入模块的FPGA实现方法。CRC校验模块采用状态机设计方法,而‘0’比特插入模块是利用FIFO实现,为HDLC通信控制器的设计提供新的思路。该方法已在Spartan3s400开发板上实现,并能正确传输。 |
文献类型 | 期刊论文 |
条目标识符 | http://ir.ciomp.ac.cn/handle/181722/22733 |
专题 | 中科院长春光机所知识产出 |
推荐引用方式 GB/T 7714 | 李志来,徐伟,金光. 基于FPGA的高速同步HDLC通信控制器设计[J]. 电子设计工程,2010,18(8):175-178. |
APA | 李志来,徐伟,&金光.(2010).基于FPGA的高速同步HDLC通信控制器设计.电子设计工程,18(8),175-178. |
MLA | 李志来,et al."基于FPGA的高速同步HDLC通信控制器设计".电子设计工程 18.8(2010):175-178. |
条目包含的文件 | 下载所有文件 | |||||
文件名称/大小 | 文献类型 | 版本类型 | 开放类型 | 使用许可 | ||
基于FPGA的高速同步HDLC通信控制器(568KB) | 开放获取 | -- | 浏览 下载 |
个性服务 |
推荐该条目 |
保存到收藏夹 |
查看访问统计 |
导出为Endnote文件 |
谷歌学术 |
谷歌学术中相似的文章 |
[李志来]的文章 |
[徐伟]的文章 |
[金光]的文章 |
百度学术 |
百度学术中相似的文章 |
[李志来]的文章 |
[徐伟]的文章 |
[金光]的文章 |
必应学术 |
必应学术中相似的文章 |
[李志来]的文章 |
[徐伟]的文章 |
[金光]的文章 |
相关权益政策 |
暂无数据 |
收藏/分享 |
除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。
修改评论