Changchun Institute of Optics,Fine Mechanics and Physics,CAS
| 基于CSD编码的16位并行乘法器的设计 | |
| 王瑞光 | |
| 2008-08-01 | |
| 发表期刊 | 微计算机信息
 |
| 期号 | 23 |
| 摘要 | 文中介绍了二进制数的CSD(CanonicSigned-Digit)编码技术;针对目前CSD编码大都是用软件预先求得或基于查找表实现,本文设计了一种有/无符号二进制数的CSD码快速转换的电路结构,其速度快、占用资源少。该编码电路用于乘法器中可以减少一半的部分积数目,文中设计了一种16位有/无符号的乘法器,其采用了Wallace加法树和超前进位加法器,整个设计用VerilogHDL语言实现了RTL描述,并在Altera公司的FPGA上进行了实验验证,结果表明该乘法器是可行性的。 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://ir.ciomp.ac.cn/handle/181722/21727 |
| 专题 | 中科院长春光机所知识产出 |
| 推荐引用方式 GB/T 7714 | 王瑞光. 基于CSD编码的16位并行乘法器的设计[J]. 微计算机信息,2008(23). |
| APA | 王瑞光.(2008).基于CSD编码的16位并行乘法器的设计.微计算机信息(23). |
| MLA | 王瑞光."基于CSD编码的16位并行乘法器的设计".微计算机信息 .23(2008). |
| 条目包含的文件 | 下载所有文件 | |||||
| 文件名称/大小 | 文献类型 | 版本类型 | 开放类型 | 使用许可 | ||
| 基于CSD编码的16位并行乘法器的设计.（605KB） | 开放获取 | -- | 浏览 下载 | |||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [王瑞光]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [王瑞光]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [王瑞光]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论