



〔12〕发明专利申请公开说明书

〔21〕申请号 90104677.9

〔51〕Int.Cl⁵

H01L 27/15

〔43〕公开日 1991年11月20日

〔22〕申请日 90.7.15

〔71〕申请人 中国科学院长春物理研究所

地址 130021 吉林省长春市延安大路1号

〔72〕发明人 卢景贵 张富文 侯凤勤

王运复 黄汉生 杨玉宪

〔74〕专利代理机构 中国科学院长春专利事务所

代理人 宋天平 李恩庆


H01L 21/82 H01L 21/98

说明书页数： 11 附图页数： 4

〔54〕发明名称 发光二极管集成矩阵组件及制法

〔57〕摘要

发光二极管集成矩阵组件及制法，属半导体电光集成器件及其制备方法，本发明以发光材料GaAs(P)/GaAs(N)与本征GaAs:Zn叠层复合，以空间隔离沟和P-N结隔离技术形成发光矩阵芯片再与黑瓷厚膜电路基座组成为组件，可用作贴片式信息记录显示光源，用于大小型光电经纬仪，红外夜视等领域。



权 利 要 求 书

1、一种发光二极管集成矩阵组件，本发明的特征是它由GaAsP/GaAs(n)与本征GaAs:Zn叠层复合，以空间隔离沟和p-n结隔离技术形成的发光芯片与Al₂O₃黑瓷厚膜电路基座组成。

2、根据权利要求1所述的集成矩阵组件，其特征是所述的矩阵组件芯片由1—1高阻掺Te的n型GaAs，1—2 P型掺Zn的GaAs，1—3 Si₃N₄层，1—4 Au—Ge—Ni导电层，1—5银胶粘层，1—6 Au—Ge—Ni导电层，1—7掺Te的n型GaAs层，1—8掺Te的n型GaAs_{0.6}P_{0.4}层，1—9 P型GaAs_{0.6}P_{0.4}层，1—10 Si₃N₄层，1—11铝电极，1—12 隔离沟及1—13硅铝丝金丝引线构成。

3、根据权利要求1所述的集成矩阵组件，其特征是所用的发光材料n型掺Te GaAs_{0.6}P_{0.4}/GaAs(Te) 其载流子浓度在0.5—8×10¹⁷/cm³，也可选用GaP/GaP, GaAsP/GaP或GaAlAs/GaAs。

4、根据权利要求1所述的矩阵集成组件，其特征是它可以按下述工艺流程制备：

1、发光芯片制备：

- a. 选用GaAsP 外延片在P-LPCVD设备上生长Si₃N₄层。
- b. 在等离子刻蚀机中进行Si₃N₄的F离子刻蚀。
- c. 进行Zn的闭管定域扩散。
- d. 蒸镀Al电极。
- e. 常规法湿法光刻Al电极。
- f. 烧结Al电极制欧姆接触。
- g. 将GaAsP 外延片GaAs一侧减薄并蒸镀Au—Ge—Ni电极。

h. 烧结Au—Ge—Ni电极成欧姆接触.

2. 高阻GaAs P—n结隔离衬底的制备:

a. 将高阻GaAs片进行封管扩散Zn.

b. 在扩散层表面用等离子——液相气相蒸气沉积生成 Si_3N_4 .

c. 在 Si_3N_4 膜表面蒸发Au电极.

d. 烧结使Au与 Si_3N_4 层牢固结合.

e. 减薄.

3. 叠层, 锯沟裁芯片:

a. 将上述制备的发光芯片和p—n结高阻GaAs底片按尺寸裁片.

b. 将银胶涂到发光芯片的GaAs一侧并粘到高阻GaAs衬底上. 两片一端对齐, 另一端留出0.7mm左右的Au电极表面.

c. 将烘好的片子锯沟并裁出所需元数芯片.

4. 组装:

a. 清洗事先制备好的 Al_2O_3 黑瓷座.

b. 用环氧树脂把合格的矩阵芯片粘接到黑瓷基座的适当位置.

c. 固化粘接剂. 用硅铝金丝将芯片正负极连接到基座的正负极.

d. 将电极引线好的组件检测选出电参数达标者进行封装.

e. 用硅橡胶模具把组件用透明环氧树脂封装成型.

5. 检测和老化:

- a. 进行光电参数测试。
- b. 通电老化。
- c. 复检光电参数。

5、根据权利要求1所述的集成矩阵组件，其特征是绝缘衬底
材料选用高阻GaAs，还可选用绝缘Si，绝缘GaAs或薄的陶瓷片。

说 明 书

发光二极管集成矩阵组件及制法

发光二极管(LED) 集成矩阵组件，属半导体电光集成器件及其制备方法。

近年来，发光二极管(LED) 在各种尖端科学领域及民间的显示显像装置上的应用越来越广泛。组成线阵或面阵的LED组件在空间技术显示显像或信息记录中已有实际应用。LED做为数字或文字显示元件可分为笔划型和点阵型两类。已提出单板机控制的LED多功能变色矩阵显示装置软件的设计方法。此方法亦适用于电致发光屏，薄膜屏及其他文字点阵屏的显示装置，可显示 15×16 或 15×18 的数字或字符。采用EPROM列表及附加译码器等芯片组成的LED显示器，可组成 5×7 点阵显示，并可缩为一位或二位点阵显示，也可扩展成多位点阵显示。

常规用于LED的材料有：

GaAsP/GaAs

GaAsP/GaP

GaP/GaAs

GaP/GaP

GaAlAs/GaAs 特别是由于GaAlAs的研制和开发使得LED的发光强度大幅度提高，已可在室内外进行矩阵显示。为了实现上述目的，只简单的将多个LED装在一起构成矩阵显示已远不能满足微型化的需要。自70年代以来，LED微型矩阵组件的研制工作相继有所报道。

日本鸟取三洋电子有限公司电子器件部和大板三洋电子有限公司半导体研究中心(HIROSHI YAMANE, TATSUHIKO NIINA, etc. A Low-cost SUPER-HIGH-LUMINANCE GaP GREEN LED MONOLITHIC INTEGRATED CIRCUITS)

THIN FLAT-PANEL DISPLAY. (Proceeding of The SID Vol 29/1
1988)

报道了一种叠层锯沟法GaP材料X-Y交叉控制单片LED微型组件。采用上述技术较之采用常规半导体集成电路技术，即多次掩膜，多次光刻，进行光电隔离，实现X-Y交叉控制，无疑是前进了一步。克服了以往常规工艺复杂，成品率低达5%，且存在电极与电极，电极与衬底间漏电等问题。但由于GaP材料的固有问题，点阵间的串光难以解决。这对显示显像工作十分不利。

本发明的目的是采用另外发光材料，伴以叠层锯沟——定域扩散法制出单片集成矩阵LED组件。它不但克服了常规工艺制备LED微型矩阵组件的弱点，也克服了串光而带来显示工作中分辨率上的难题。

本发明公开的以GaAsP/GaAs(n)发光材料与高阻GaAs:Zn叠层复合后，以空间锯沟和P-n结隔离的新型工艺制备X-Y交叉引线LED矩阵组件是4×9—36元微型组件。本组件芯片的构成如图1所示：

1-1 高阻n-GaAs(Te)	$n=10^{15}-10^{16}/\text{cm}^3$
1-2 P-GaAs(Zn)	$n=10^{19}-20/\text{cm}^3$
1-3 Si ₃ N ₄	$\sim 1000-2000\text{\AA}$
1-4 Au-Ge-Ni	$1-2 \mu\text{m}$
1-5 Ag胶粘结层	
1-6 Au-Ge-Ni	$0.5-1.0 \mu\text{m}$
1-7 n-GaAs(Te)	$1-5 \times 10^{17}/\text{cm}^3$
1-8 n-GaAs _{0.9} P _{0.1} (Te)	$n=0.5-8 \times 10^{17}/\text{cm}^3$

1—9	P—GaAs _{0.8} P _{0.4}	P $10^{19-20}/\text{cm}^3$
1—10	Si ₃ N ₄	1000~2000Å
1—11	Al电极	5000—10000Å
1—12	隔离沟 宽30—50 μ	深5—10 μ (深入隔离衬底)
1—13	硅铝丝金丝引线	30—50 μ

本发明的LED微型矩阵组件由两大部分组成，如图2。

它们是Al₂O₃黑瓷基座(2—1, 2—2, 2—3)和发光芯片(2—4, 2—5)。图2中

- 2—1 负极外引线
- 2—2 正极外引线
- 2—3 Al₂O₃黑瓷基座
- 2—4 环氧树脂封装
- 2—5 36元发光芯片

本发明得以实现的技术关键是：

- 1、发光材料需高效率，高吸收，即在保证高发光亮度的前提下，发光元之间不串光。
- 2、p层发光源之间保证光电隔离。
- 3、n层列间保证电隔离。

基于上述要求，我们选取n—GaAs_{0.8}P_{0.4}/GaAs发光材料n=0.5— $8 \times 10^{17}/\text{cm}^3$ 为宜，在该载流子范围内，反向电压一般>10V(50 mA)。P型层可以用定域扩散实现发光元之间的光电隔离。因n型层是全导通的，且厚度一般在200 μm左右，用通常的刻蚀办法是难以达到的。本发明在于把发光芯片与高阻GaAs经Zn扩散后叠合在一起，用锯沟的方法，将GaAs_{0.8}P_{0.4}/GaAs层，高阻的GaAs P—n

结锯开。达到n层衬底p-n结电阻隔离的目的。

(二) 黑陶瓷基座的设计和制备

- 1、 基座材料不反光，以提高显示工作的清晰度。我们选择了 Al_2O_3 黑瓷材料。
- 2、 外形尺寸和电阻尺寸精度很高。
- 3、 敷设的电极材料电阻小且要均匀，与外引线的直流电阻 $<1\Omega$ 。

本发明的单片集成LED矩阵组件的测试结果表明，各项指标均达到了设计构思要求。

1、 发光元之间的串光估计，如图3串光程度可用公式 $I_x = I_0 \text{EXP}^{-ax}$ 估计。其中 I_0 为发光强度， a 为发光材料的吸收系数。 $\text{GaAs}_{0.6}\text{P}_{0.4}$ 的吸收系数为 700cm^{-1} ， X 为传播距离。本设计为 0.04cm 代入上式

$$I_x = I_0 \exp^{-700 \times 0.04} = \frac{I_0}{e^{28}} = 0$$

即 I_0 传到临近发光点边界基本降为0。

2、 负极间隔离电阻测量

图4示出了隔离沟，把高阻 GaAs 扩散的p-n结分开。用万用表分别测试各电极间电阻列表1。

表1 电极间电阻值

电 极 + -	电 阻 $M\Omega$	电 极 - +	电 阻 $M\Omega$
1-2	5.7	1-2	6.1
1-3	5.8	1-3	6.5
1-4	4.2	1-4	7.2
2-3	6.9	2-3	5.8
2-4	4.6	2-4	7.3
3-4	4.5	3-4	7.0

从表可以看出，负极间电阻一般 $>4.2M\Omega$ ，其电隔离效果很好。

3、LED发光亮度的测试和均匀性计算用美国产303发光强度测试仪分别测出各发光点的亮度值并用平方差公式计算列表2

$$\Delta X_i = \pm \sqrt{\frac{\sum (X_i - \bar{X})^2}{n}}$$

其中 ΔX_i 标准百分比偏差。

X_i 为任意一点发光亮度。

\bar{X} 发光亮度平均值。

n,发光元数。

表 2 亮度平均值与均匀性

管 号	亮度平均值nt	均匀性 %
8901	22600	± 18
8902	19200	± 16
8903	17500	± 13
8904	33300	± 11
8905	31600	± 13

测试条件 10mA

温度 21℃

4、LED发光亮度与电流的关系。如图5所示，在0—40mA条件下，亮度上升较快。60mA以上，亮度呈饱和趋势。在此载流子范围内10—30mA工作电流比较合适。

本发明LED单片集成矩阵点阵头的制备选用发光材料n—GaAs_{0.9}P_{0.1}/GaAs(Te)，其中载流子浓度n~0.5—8×10¹⁷/cm³，此外还可选用GaP/GaP, GaAsP/GaP, GaAlAs/GaAs等其他发光材料。所用高阻GaAs载片n~10^{15—16}/cm³。也可选用绝缘GaAs, 绝缘Si和薄的陶瓷片等。

本发明36元矩阵组件制备工艺如下(GaAs_{0.9}P_{0.1}/GaAs(Te))：

一、发光芯片制备

1、选用GaAsP外延片在等离子—— 气相 沉积设备(P—LPCVD)生长Si₃N₄层。

2、在等离子刻蚀机中进行Si₃N₄的F离子刻蚀。

3、进行锌的闭管定域扩散。

- 4、蒸镀铝电极。
- 5、常规湿法光刻铝电极。
- 6、烧结铝电极制欧姆接触。
- 7、将GaAsP外延片GaAs层一侧减薄并蒸镀Au—Ge—Ni电极。
- 8、烧结Au—Ge—Ni电极成欧姆接触。

二、高阻GaAs p—n结隔离衬底的制备：

- 1、将高阻GaAs片进行封管Zn扩散。
- 2、在扩散层表面用P—LPCVD设备生长 Si_3N_4 膜，
- 3、在 Si_3N_4 表面蒸发Au电极，
- 4、烧结使Au与 Si_3N_4 层牢固结合，
- 5、减薄，

三、叠层、锯沟裁芯片：

- 1、将上述制备的发光芯片和P—n结高阻GaAs底片按要求尺寸裁片，
- 2、将银胶涂到发光芯片的GaAs一侧并粘到高阻GaAs衬底上，两片一端对齐，另一端留出0.7mm左右的Au电极表面，
- 3、烘烤，
- 4、将烘好的片子锯沟并裁出36元芯片。

四、组装：

- 1、清洗予先制备好的 Al_2O_3 黑瓷基座，
- 2、用环氧树脂把选好合格的矩阵芯片粘接到黑瓷基座的适当位置，
- 3、固化粘接剂，用硅铝金丝将芯片正负极连接到基座的正负极，

- 4、将电极引线接好的组件检测选出光电参数达标者进行封装。
- 5、用事先制好的硅橡胶模具把组件用透明度好的环氧树脂封装成型。

五、检测和老化：

- 1、进行光电参数测试。

- 2、通电老化。

- 3、复检光电参数

本发明64元 GaAlAs/GaAs矩阵组件，由于发光材料的不同而采用与GaAsP/GaAs不同的工艺，但其核心仍是采用锯沟法或锯沟与p-n结结合法实现集成化。

本发明的实施例如下：

实施例1 GaAsP 36元矩阵组件制备

一、发光芯片制备

- 1、选用面积约为 $20 \times 15\text{mm}^2$ 的GaAsP外延片，经表面清洗在P-LPCVD设备上生长厚 $1000-1500\text{\AA}$ 的 Si_3N_4 层，生长温度 $\sim 400^\circ\text{C}$ ，生长时间 ~ 30 分钟。

- 2、在等离子刻蚀机中，用F离子将 Si_3N_4 刻出扩散窗口。

- 3、进行Zn的定域扩散（闭管扩散）封管真空度 $>5 \times 10^{-5}$ ，扩散源 ZnAs_2 （自合成）扩散温度 670°C ，扩散时间5小时。扩散深度 $3 \sim 5\mu$ 。

- 4、在真空镀膜机上，蒸镀Al电极，衬底温度 250°C ，厚度 $5000 \sim 10000\text{\AA}$ 。

- 5、用常规湿法光刻Al电极，Al电极复盖发光点的面积占25%。

- 6、烧结Al电极制欧姆接触。温度 540°C ，10分钟。

7、将GaAsP外延片GaAs层一侧减薄到 $\sim 200\mu$ 进行抛光，并在此面蒸镀Au—Ge—Ni电极。

8、烧结Au—Ge—Ni做成为欧姆接触。温度400℃，时间10分钟。

二、高阻GaAs p—n结隔离衬底制备。

1、将载流子浓度 n 为 $10^{15-16}/\text{cm}^3$ 面积 $20 \times 20\text{mm}^2$ 的高阻GaAs片表面抛光，清洗后，进行Zn扩散，封管真空度 $>5 \times 10^{-5}\mu$ ，扩散源 ZnAs_2 ，扩散温度720℃，约120分钟， $X_j=3\sim 5\mu$ 。

2、在扩散层表面用P—LPCVD生长 $1500\sim 2000\text{\AA}$ 氮化硅膜，温度400℃，时间40分。

3、在 Si_3N_4 表面蒸发Au电极，衬底温度250℃，厚度 $1\sim 2\mu\text{m}$ 。

4、烧结，使Au与 Si_3N_4 层牢固结合，温度400℃时间10分钟。

5、减薄到 $200\mu\text{m}$ 。

三、叠层、锯沟、裁芯片。

1、将上述制备的发光芯片和p—n结高阻GaAs底片分别裁成 4.5mm 和 5.2mm 条形。

2、将DAD—54银胶涂到发光芯片的GaAs一侧并粘到高阻GaAs衬底上，注意两个片子一端对齐留出 0.7mm Au电极面。

3、在烘箱中烘烤。温度140℃，时间2小时。

4、将粘好的片子进行锯沟，并裁出36元芯片。

四、矩阵芯片的筛选。

1、在双目立体显微镜下，选出焊口齐整、无裂痕、发光窗口干净，电极、 Si_3N_4 完整的发光芯片。

2、将目测好的芯片，测量四个负极间的电阻，选出 $R>1M\Omega$ 以上的芯片。

3、用探针和图示仪检测芯片各发光点的亮度和均匀性及正向工作电极曲线是否一致。选出达到光电性能的芯片备用。

五、矩阵组件的组装

1、将事先制备的 Al_2O_3 黑瓷基座进行清洗。

2、将选好的矩阵芯片清洗后，用室温环氧树脂粘接到黑瓷基座的适用位置。

3、固化粘牢后用 $\Phi 30-50 \mu\text{m}$ 的硅铝丝分别将芯片的正负极连接到基座的正负极上。

4、将电极引线连接好的组件，在图示仪上进行检测，选出光电参数达到要求的组件，进行封装。

5、用事先制备的硅橡胶模具把组件用透明度好的环氧树脂进行封装成型，固化温度 140°C ，时间50分钟。

六、组件的检测和老化

1、把封装好的微型矩阵组件，用稳压电源和发光二极管光电测试仪进行光电参数测试。

2、在单元工作电流 $10-20\text{mA}$ 条件下老化4小时。

3、重新检测光电参数，将合格组件交付用户。

实施例2： $\text{GaAlAs}/\text{GaAs}$ 64元矩阵组件制备。

采用液相外延生长的P-n结 $\text{GaAlAs}/\text{GaAs}$ 发光材料及绝缘Si衬底材料。

一、发光芯片电极制备

1、用镀膜机在发光层一侧蒸镀 Al 或 Au-Zn 电极。

2、刻 Al 或 Au-Zn 电极图形。

- 3、烧结电极成为欧姆接触。
- 4、把GaAs一侧减薄200 μ 蒸镀Au—Ge—Ni。
- 5、烧结Au—Ge—Ni成为欧姆电极。

二、在Si绝缘衬底作电极制备

- 1、用镀膜机在Si表面蒸镀Au厚1 μ 。
- 2、烧结后Au与绝缘Si粘牢
- 3、把Si衬底减薄约200 μ

三、裁片、粘接、锯沟

- 1、将GaAlAs/GaAs发光芯片裁成包括8×8个单元芯片即4×4mm²面积的正方形片子。
- 2、将绝缘硅片、裁成4.8~4.8的正方形片子。
- 3、用银胶进行粘接，两个片子两端分别对齐，另外两端留出0.8宽的Au层。
- 4、X、Y方向分别锯沟。

其他步骤同实施例1。

应用：

本发明中的36元单片集成矩阵LED微型组件，已成功用于高速微型摄影机，作贴片式信息记录显示光源，采用本技术所制备的线阵、矩阵系列产品还可用于尖端科学的很多领域，如大小型光电经纬仪，红外夜视、前视、热成像系统中，在民用上，高速体育摄影，LED打印机等，都离不开这种微型发光二极管组件。

说 明 书 附 图




图 1

90104677




图 2




图 3




图 4




图 5