

[19] 中华人民共和国国家知识产权局

[51] Int. Cl⁷

G06F 9/00

G06F 9/312



[12] 实用新型专利说明书

[21] ZL 专利号 200320112984. X

[45] 授权公告日 2005 年 7 月 20 日

[11] 授权公告号 CN 2711801Y

[22] 申请日 2003.12.19

[74] 专利代理机构 长春科宇专利代理有限责任公司

[21] 申请号 200320112984. X

代理人 刘树清

[73] 专利权人 中国科学院长春光学精密机械与物理研究所

地址 130031 吉林省长春市东南湖大路 16 号


[72] 设计人 何 昕 魏仲慧 王 军

权利要求书 1 页 说明书 2 页 附图 2 页

[54] 实用新型名称 一种刷新时序信号发生器

[57] 摘要

一种刷新时序信号发生器，属于图像数据处理技术领域中涉及的一种信号发生器，要解决的技术问题是：提供一种刷新时序信号发生器。解决的技术方案是：包括系统晶振、计数器和刷新控制逻辑；系统晶振的输出端与计数器的输入端相连，同时也与刷新控制逻辑的输入端相连，计数器的输出端与刷新控制逻辑的另一个输入端相连，刷新控制逻辑的两个输出端分别与外部的动态存储器的两个输入端相连。系统晶振输出的时钟信号送给计数器，计数器对该信号进行计数，当计数器计数到所需要的值后，发出刷新请求信号给刷新控制逻辑；同时系统晶振输出的时钟信号也输送到刷新控制逻辑，使其产生刷新时序信号，送给动态存储器。该信号发生器结构简单，使用方便。



1、一种刷新时序信号发生器，其特征在于本实用新型包括系统晶振（1）、计数器（2）和刷新控制逻辑（3）；系统晶振（1）的输出端与计数器（2）的输入端相连，同时也与刷新控制逻辑（3）的输入端相连，计数器（2）的输出端与刷新控制逻辑（3）的另一个输入端相连，刷新控制逻辑（3）的两个输出端分别与外部的动态存储器的两个输入端相连。系统晶振（1）输出的时钟信号送给计数器（2），计数器（2）对该时钟信号进行计数，计数器（2）所计的时钟数取决于动态存储器的刷新周期，当计数器（2）计数到所需要的值后，发出刷新的请求信号，输送给刷新控制逻辑（3），同时系统晶振（1）输出的时钟信号也输送到刷新控制逻辑（3），使其产生刷新时序信号，送给动态存储器。

一种刷新时序信号发生器

一、技术领域：本实用新型属于图像数据处理技术领域中涉及的一种信号发生器。

二、背景技术：在现代科技发展中，人们从事科技活动或工业生产中获得的很多有价值的图像数据都存储在由动态存储器组成的大容量存储器中，这种存储器需要进行定时刷新，否则存储器中存储的大量图像数据信息，可能会消失一空，给工作造成巨大损失。因此，研制刷新时序信号发生器，就成为图像数据处理技术领域中深受关注的事情。

以往在刷新时序信号方面，通常采用的技术都是采用分立逻辑门电路设计，设计的电路中有计数器、分频电路、触发器、与、或、非门等，存在门电路竞争现象，结构比较复杂，成本高，制作费事麻烦。

三、发明内容：为了克服上述已有技术存在的缺陷，本实用新型的目的在于，简化结构，降低成本，制作方便，设计一种采用编程逻辑器件的刷新时序信号发生器。

本实用新型要解决的技术问题是：提供一种刷新时序信号发生器。解决技术问题的技术方案如图 1 所示，包括系统晶振 1、计数器 2、刷新控制逻辑 3，系统晶振 1 的输出端与计数器 2 的输入端相连，同时也与刷新控制逻辑 3 的输入端相连，计数器 2 的输出端与刷新控制逻辑 3 的另一个输入端相连，刷新控制逻辑 3 的两个输出端分别与外部的动态存储器的两个输入端相连。系统晶振 1 输出的时钟信号送给计数器 2，计数器 2 对该时

钟信号进行计数，计数器 2 所计的时钟数取决于动态存储器的刷新周期，当计数器 2 计数到所需要的值后，发出刷新的请求信号，输送给刷新控制逻辑 3，同时系统晶振 1 输出的时钟信号也输送到刷新控制逻辑 3，使其产生刷新时序信号，送给动态存储器。

本实用新型的积极效果：结构简单，便于修改，使用方便，价格低廉。

四、附图说明：图 1 是本实用新型的结构示意图，图 2 是本实用新型的电路原理图，摘要附图亦采用图 1。

五、具体实施方式：本实用新型按图 1 所示的结构实施，本设计将计数器 2 和刷新控制逻辑 3 设计在一个共有的可编程逻辑器件中，可编程逻辑器件采用 ISPLSI 1016，设计简化了结构，计数器 2 和刷新控制逻辑 3 的连接关系体现在器件内部，系统晶振 1 的频率 $\leq 24MHz$ 。




图 1




图 2

