



[12] 发明专利申请公布说明书

[21] 申请号 200810187612.0

[43] 公开日 2009年6月10日

[11] 公开号 CN 101452439A

[22] 申请日 2008.12.29
 [21] 申请号 200810187612.0
 [71] 申请人 中国科学院长春光学精密机械与物理研究所
 地址 130033 吉林省长春市东南湖大路16号
 [72] 发明人 张强 耿爱辉

[74] 专利代理机构 长春菁华专利商标代理事务所
 代理人 赵炳仁


权利要求书1页 说明书4页 附图1页

[54] 发明名称

CompactPCI 通讯板卡

[57] 摘要

本发明涉及一种用于工业控制、数据传输、信号采集图像处理等领域的 CompactPCI 通讯板卡，包括有 DSP、CPLD、双端口 RAM、PCI 接口芯片；用 DSP 作为本地端中央处理器，用 CPLD 完成本地地址分配、总线控制和中断判优工作，利用 PCI 接口转换芯片将 PCI 电气通讯协议转换为可供本地端器件读取的协议；双端口 RAM 的一端数据总线与 DSP 数据总线连接；DSP 的地址总线和控制总线接入到 CPLD，PCI 接口转换芯片本地端数据总线和地址总线与双端口 RAM 的另一端连接，PCI 接口转换芯片本地端控制总线接入 CPLD；将 PCI 接口转换芯片的 PCI 端数据、地址和控制引脚接入 PCI 总线。结构简单、通用性强。



1. 一种 CompactPCI 通讯板卡，包括有 DSP、CPLD、双端口 RAM、PCI 接口芯片，其特征在于：用 DSP 作为本地端中央处理器，用 CPLD 完成本地地址分配、总线控制和中断判优工作，利用 PCI 接口转换芯片将 PCI 电气通讯协议转换为可供本地端器件读取的协议；

双端口 RAM 的一端数据总线与中央处理器数据总线连接在一起；中央处理器的地址总线和控制总线接入到 CPLD，利用 CPLD 完成本地总线控制、地址分配和中断判优工作；PCI 接口转换芯片作为 PCI 与本地端协议转换接口芯片，将 PCI 接口转换芯片本地端数据总线和地址总线与双端口 RAM 的另一端连接，PCI 接口转换芯片本地端控制总线接入 CPLD；将 PCI 接口转换芯片的 PCI 端数据、地址和控制引脚接入 PCI 总线。

2. 根据权利要求 1 所述的 CompactPCI 通讯板卡，其特征在于还包括有分别通过其地址总线和控制总线均接入到 CPLD 的串口控制芯片、并口扩展芯片，作为可外围扩展接口以实现串、并口扩展功能。

CompactPCI 通讯板卡

技术领域

本发明涉及一种可广泛用于工业控制、数据传输、信号采集图像处理等领域的通讯板卡。

背景技术

目前市场上 PCI 板卡多采用中央处理器加 ASIC 芯片架构，ASIC 芯片由厂家独立设计开发，再交由芯片生产商加工。此种方案针对性强、集成度高稳定性好，对于大批量用户可降低成本，但其通用性不强对于小批量产品其开发成本过高。而独立开发的板卡则大多数采用 CPU（如 ARM 单片机或 DSP 处理芯片等）加 FPGA（现场可编程门阵列）加 PCI 通用接口转换芯片这种通用架构，结构简单通用性强小规模开发成本较低，但利用 FPGA 内部嵌入 FIFO（先入先出堆栈）不利于大数据量传输，无法提高数据传输速率，而利用 FPGA 内嵌 RAM 逻辑关系设计相对复杂，会延长开发周期。

发明内容

本发明的目的是为克服现有通讯板卡存在硬件电路设计复杂、不易更改、通用性不强的缺陷，提出一种结构简单通用性强的 CompactPCI 通讯板卡。

本发明 CompactPCI 通讯板卡，包括有 DSP（数字信号处理器）、CPLD（大规模可编程逻辑器件）、双端口 RAM、PCI 接口芯片；用 DSP 作为本地端（local）中央处理器，用 CPLD 完成本地地址分配、总线控制和中断判优工作，利用 PCI 接口转换芯片将 PCI 电气通讯协议转换为可供本地端器件读取的协议；

双端口 RAM 的一端数据总线与中央处理器（DSP）数据总线连接在一

起；中央处理器（DSP）的地址总线和控制总线接入到 CPLD，利用 CPLD 完成本地总线控制、地址分配和中断判优工作；PCI 接口转换芯片作为 PCI 与本地端协议转换接口芯片，将 PCI 接口转换芯片本地端数据总线和地址总线与双端口 RAM 的另一端连接，PCI 接口转换芯片本地端控制总线接入 CPLD；将 PCI 接口转换芯片的 PCI 端数据、地址和控制引脚接入 PCI 总线。

本 CompactPCI 通讯板卡，还包括有分别通过其地址总线和控制总线均接入到 CPLD 的串口控制芯片、并口扩展芯片，作为可外围扩展接口以实现串、并口扩展功能。

本发明 CompactPCI 通讯板卡，由于本地端和 PCI 端时钟信号由不同时钟源给出无法同步，因此特采用双端口 RAM 作为两路总线隔离器件，代替传统利用 FPGA 内嵌 FIFO 的做法，使得读写地址分离避免读写冲突，完全实现全双工通讯。采用双端口 RAM 替代 FIFO 也便于驱动程序对本地存储器的读写。

由 PC 端直接控制本地端外围接口芯片，硬件电路设计复杂、不易更改、通用性不强，故我们采用将功能控制命令编码打包为数据包，再由 DSP 解码后完成对本地端外围芯片控制的架构方式，使得硬件通用性强、功能可由软件控制。

附图说明

图 1 是本发明一种 CompactPCI 通讯板卡的结构原理框图。

具体实施方式

以下结合附图给出的实施例对本发明作进一步详细描述。

参照图 1，本发明 CompactPCI 通讯板卡，包括有 DSP、CPLD、双端口 RAM、PCI 接口芯片；用 DSP 作为本地端（local）中央处理器，用 CPLD 完成本地地址分配、总线控制和中断判优工作，利用 PCI 接口转换芯片将 PCI 电气通讯协议转换为可供本地端器件读取的协议；

双端口 RAM 的一端数据总线与中央处理器（DSP）数据总线连接在一起；中央处理器（DSP）的地址总线和控制总线接入到 CPLD，利用 CPLD 完成本地总线控制、地址分配和中断判优工作；PCI 接口转换芯片作为 PCI 与本地端协议转换接口芯片，将 PCI 接口转换芯片本地端数据总线和地址总线与双端口 RAM 的另一端连接，PCI 接口转换芯片本地端控制总线接入 CPLD；将 PCI 接口转换芯片的 PCI 端数据、地址和控制引脚接入与底板连接用的连接器后，信号接入 PCI 总线；当主控 PC 开机后自动分配 PCI 总线资源并为通讯卡加载特定驱动程序，驱动程序通过 PCI 总线对通讯卡进行读写和控制，并转发应用程序的数据和执行应用程序对板卡的操作。

再次架构基础上板卡可外围扩展各种接口。如分别通过其地址总线和控制总线均接入到 CPLD 的串口控制芯片 16C554、并口扩展芯片 8255，作为可外围扩展接口以实现串、并口扩展功能。

本 CompactPCI 通讯卡以 DSP5409 为本地控制核心，该处理器具有成本低；内部整合 16K 字（16bit）ROM 和 32K 字 RAM，方便用户使用；最大可扩展 8M 程序存贮空间，最大拥有 64K I/O 空间，内部集成多路全双工带缓存串口控制器，并支持多种数据位传输格式，适应各种数据传输场合。最高 80MIPS，单步周期 12.5ns，内部集成 DMA 控制器适合数据高速传输，有利于适应 PCI 总线传输速率。

利用 ALTERA 公司 EPM3256CPLD 作为本地端总线控制器，分配各器件物理地址，和进行中断判优。采用 PLX 公司接口芯片 PCI9054 将 PCI 总线数据格式转换为本地端通用数据格式，以便本地端器件对主机发送数据读写和处理。

由于 PCI 总线和本地端晶振无法同步，故我们采用 IDT71321 双端口 RAM 作总线隔离。利用双端口 RAM 使主机面对的 CompactPCI 卡仅是一块连续（或分段连续）的本地端内存，将对各芯片功能控制命令编码为数据包，由本地

端 DSP 处理器进行控制命令解码,从而完成对本地端器件功能的设定和控制。这样处理可大大简化初期硬件电路设计难度,和后期驱动程序开发难度,有利于提高系统的通用性、可移植性和互换性。由于数据的存储是在连续(或分段连续)的 RAM 中,这样对大数据量读取可采用 DMA 传输方式,以提高数据的传输速率,适应图像、音频等大数据流传输的需要。

利用 FIFO 通讯方式则是向固定 I/O 端口读写数据,数据只能顺序写出,一旦中间有错误数据则需将整个数据包重新写入,使得在时序要求较高的系统中对错误数据的修改变得不可能。而采用双端口 RAM 的处理方式则可以任意修改任何一个字节、字或双字的错误数据,不会影响其他数据的存储。




图 1